買(mǎi)專(zhuān)利賣(mài)專(zhuān)利找龍圖騰，真高效！ 查專(zhuān)利查商標(biāo)用IPTOP,全免費(fèi)！專(zhuān)利年費(fèi)監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)獲悉中國(guó)電子科技集團(tuán)公司第五十八研究所申請(qǐng)的專(zhuān)利一種應(yīng)用于反熔絲型FPGA內(nèi)嵌PLL_IP的可編程延遲電路獲國(guó)家發(fā)明授權(quán)專(zhuān)利權(quán)，本發(fā)明授權(quán)專(zhuān)利權(quán)由國(guó)家知識(shí)產(chǎn)權(quán)局授予，授權(quán)公告號(hào)為：CN115913221B 。

龍圖騰網(wǎng)通過(guò)國(guó)家知識(shí)產(chǎn)權(quán)局官網(wǎng)在2025-08-08發(fā)布的發(fā)明授權(quán)授權(quán)公告中獲悉：該發(fā)明授權(quán)的專(zhuān)利申請(qǐng)?zhí)?專(zhuān)利號(hào)為：202211258955.8，技術(shù)領(lǐng)域涉及：H03L7/081；該發(fā)明授權(quán)一種應(yīng)用于反熔絲型FPGA內(nèi)嵌PLL_IP的可編程延遲電路是由曹常銳;王艷芳;蔡永濤;代志雙;宋昊;曹楊;曹振吉設(shè)計(jì)研發(fā)完成，并于2022-10-14向國(guó)家知識(shí)產(chǎn)權(quán)局提交的專(zhuān)利申請(qǐng)。

本一種應(yīng)用于反熔絲型FPGA內(nèi)嵌PLL_IP的可編程延遲電路在說(shuō)明書(shū)摘要公布了：本發(fā)明公開(kāi)一種應(yīng)用于反熔絲型FPGA內(nèi)嵌PLL_IP的可編程延遲電路，屬于反熔絲型FPGA邏輯設(shè)計(jì)領(lǐng)域，包括譯碼配置電路和兩組可編程延遲子模塊電路；兩組可編程延遲子模塊電路的配置信號(hào)不同，分別設(shè)計(jì)在反熔絲型FPGA內(nèi)嵌PLL_IP的參考時(shí)鐘輸入端和反饋時(shí)鐘輸入端，通過(guò)編程所述譯碼配置電路，能夠輸出?15～﹢15倍的tA長(zhǎng)度的延遲時(shí)間。譯碼配置電路包括一位使能信號(hào)和四位數(shù)據(jù)輸入信號(hào)，當(dāng)反熔絲型FPGA處于測(cè)試模式時(shí)，其四位數(shù)據(jù)輸入信號(hào)來(lái)自反熔絲型FPGA的內(nèi)部寄存器鏈，可基于JTAG協(xié)議配置其輸入信號(hào)狀態(tài)；當(dāng)反熔絲型FPGA用于使用模式時(shí)，其編程輸入信號(hào)來(lái)自編程后的反熔絲開(kāi)關(guān)，其狀態(tài)為一次燒寫(xiě)。本發(fā)明可提高反熔絲型FPGA的內(nèi)嵌PLL_IP工作靈活性和優(yōu)化反熔絲型FPGA時(shí)鐘網(wǎng)絡(luò)。

本發(fā)明授權(quán)一種應(yīng)用于反熔絲型FPGA內(nèi)嵌PLL_IP的可編程延遲電路在權(quán)利要求書(shū)中公布了：1.一種應(yīng)用于反熔絲型FPGA內(nèi)嵌PLL_IP的可編程延遲電路，其特征在于，包括譯碼配置電路和兩組可編程延遲子模塊電路；其中， 所述兩組可編程延遲子模塊電路的電路結(jié)構(gòu)一致，配置信號(hào)不同；每組可編程延遲子模塊電路分別包括第一級(jí)可編程延遲電路和第二級(jí)可編程延遲電路，其中： 所述第一級(jí)可編程延遲電路用于粗精度調(diào)節(jié)信號(hào)延遲，由一個(gè)單位延遲緩沖器A，三個(gè)四倍延遲緩沖器B和三個(gè)多路選擇器組成，即單位延遲緩沖器A的延時(shí)長(zhǎng)度為tA，四倍延遲緩沖器B的延時(shí)長(zhǎng)度為4×tA，所述第一級(jí)可編程延遲電路能夠?qū)崿F(xiàn)輸0、4×tA、8×tA、12×tA四種不同長(zhǎng)度的延時(shí)； 第二級(jí)可編程延遲電路用于細(xì)精度調(diào)節(jié)信號(hào)延遲，由四個(gè)單位延遲緩沖器A和三個(gè)多路選擇器組成，即單位延遲緩沖器A的延時(shí)長(zhǎng)度為tA，所述第二級(jí)可編程延遲電路能夠?qū)崿F(xiàn)輸0、1×tA、2×tA、3×tA四種不同時(shí)間長(zhǎng)度的延時(shí)； 每組可編程延遲子模塊電路由第一級(jí)可編程延遲電路和第二級(jí)可編程延遲電路串聯(lián)組成，通過(guò)編程所述譯碼配置電路，輸出4位控制信號(hào)能夠控制可編程延遲子模塊電路輸出延時(shí)為0～15倍tA長(zhǎng)度的延遲時(shí)間。

如需購(gòu)買(mǎi)、轉(zhuǎn)讓、實(shí)施、許可或投資類(lèi)似專(zhuān)利技術(shù)，可聯(lián)系本專(zhuān)利的申請(qǐng)人或?qū)＠麢?quán)人中國(guó)電子科技集團(tuán)公司第五十八研究所，其通訊地址為：214000 江蘇省無(wú)錫市濱湖區(qū)惠河路5號(hào)；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。