北京時代民芯科技有限公司;北京微電子技術研究所劉銀萍獲國家專利權
買專利賣專利找龍圖騰,真高效! 查專利查商標用IPTOP,全免費!專利年費監(jiān)控用IP管家,真方便!
龍圖騰網(wǎng)獲悉北京時代民芯科技有限公司;北京微電子技術研究所申請的專利一種FPGA高速串行收發(fā)器單粒子效應性能評估系統(tǒng)及方法獲國家發(fā)明授權專利權,本發(fā)明授權專利權由國家知識產(chǎn)權局授予,授權公告號為:CN114968738B 。
龍圖騰網(wǎng)通過國家知識產(chǎn)權局官網(wǎng)在2025-08-29發(fā)布的發(fā)明授權授權公告中獲悉:該發(fā)明授權的專利申請?zhí)?專利號為:202210493910.2,技術領域涉及:G06F11/34;該發(fā)明授權一種FPGA高速串行收發(fā)器單粒子效應性能評估系統(tǒng)及方法是由劉銀萍;陳雷;孫華波;張帆;楊銘謙;劉瑩;董亞寧;劉映光;楊安予;楊澤宇設計研發(fā)完成,并于2022-04-29向國家知識產(chǎn)權局提交的專利申請。
本一種FPGA高速串行收發(fā)器單粒子效應性能評估系統(tǒng)及方法在說明書摘要公布了:一種FPGA高速串行收發(fā)器單粒子效應性能評估系統(tǒng)及方法,評估系統(tǒng)包括上位機、主控系統(tǒng)和待測系統(tǒng)。上位機負責試驗過程控制和試驗結(jié)果顯示。主控系統(tǒng)負責接受上位機操作指令,控制待測系統(tǒng)完成單粒子效應評估。待測系統(tǒng)中FPGA,用部分暴露在粒子束下的方式,完成高速串行收發(fā)器單粒子試驗。利用統(tǒng)計學方法定義單粒子翻轉(zhuǎn)、可恢復單粒子功能中斷和不可恢復單粒子功能中斷,最終完成待測FPGA高速串行收發(fā)器的單粒子效應評估。本發(fā)明是一種系統(tǒng)級的單粒子效應評估方法,包含單粒子翻轉(zhuǎn)、單粒子功能中斷,有效的全面評估器件抗單粒子性能。
本發(fā)明授權一種FPGA高速串行收發(fā)器單粒子效應性能評估系統(tǒng)及方法在權利要求書中公布了:1.一種FPGA高速串行收發(fā)器單粒子效應性能評估系統(tǒng),其特征在于,包括上位機、主控系統(tǒng)、待測系統(tǒng); 所述上位機用于進行試驗設置、試驗過程控制和試驗結(jié)果顯示; 所述主控系統(tǒng)包括控制處理FPGA、配置FLASH、DDR存儲器;控制處理FPGA分別與DDR存儲器、配置FLASH、上位機通訊,并通過高速串行接口與待測系統(tǒng)中的被測FPGA相連;DDR存儲器用于存儲配置被測FPGA的測試碼流,配置FLASH用于存儲配置控制處理FPGA的配置碼流; 所述的控制處理FPGA包括通信模塊、過程控制模塊、單粒子檢測模塊、配置刷新模塊、高速串行數(shù)據(jù)收發(fā)模塊、DDR讀寫模塊; 所述通信模塊用于接收上位機發(fā)送的控制指令、待測FPGA配置碼流; 所述過程控制模塊將控制指令發(fā)送給DDR讀寫模塊和配置刷新模塊;DDR讀寫模塊將通信模塊接收的待測FPGA配置碼流存放在DDR存儲器中; 所述單粒子檢測模塊通過高速串行數(shù)據(jù)收發(fā)模塊記錄粒子輻照期間的單粒子翻轉(zhuǎn)和單粒子功能中斷次數(shù);單粒子功能中斷包括可恢復單粒子功能中斷和不可恢復單粒子功能中斷;當所述高速串行數(shù)據(jù)收發(fā)模塊檢測到在連續(xù)m個字組成的數(shù)據(jù)包中,每個字中有一位或多位比特錯誤記為錯碼,計一次Num_error;當數(shù)據(jù)包中Num_error大于預設門限,若持續(xù)時間小于或等于預設時間t,則計一次可恢復單粒子功能中斷,否則計一次不可恢復單粒子功能中斷; 所述配置刷新模塊用于對待測FPGA配置和刷新; 所述高速串行數(shù)據(jù)收發(fā)模塊用于與待測FPGA進行高速串行數(shù)據(jù)通訊;具體的,生成PRBS碼并發(fā)送給待測FPGA后,接收待測FPGA反饋的PRBS碼進行檢測;當開啟輻照條件后,上位機發(fā)送高速串行收發(fā)器測試指令,指令分為TX測試指令和RX測試指令;TX測試指令:控制處理FPGA中CH3通道生成PRBS碼,發(fā)送至待測FPGA中CH0通道,待測FPGA中CH0通道將數(shù)據(jù)發(fā)送至待測FPGA中CH3通道,待測FPGA中CH3通道將數(shù)據(jù)發(fā)送至控制處理FPGA中CH0通道;RX測試指令:控制處理FPGA中CH0通道生成PRBS碼,發(fā)送至待測FPGA中CH3通道,待測FPGA中CH3通道將數(shù)據(jù)發(fā)送至待測FPGA中CH0通道,待測FPGA中CH0通道將數(shù)據(jù)發(fā)送至控制處理FPGA中CH3通道; 所述待測系統(tǒng)用于承載待測FPGA,并使待測FPGA置于輻照試驗區(qū)內(nèi)。
如需購買、轉(zhuǎn)讓、實施、許可或投資類似專利技術,可聯(lián)系本專利的申請人或?qū)@麢嗳?a target="_blank" rel="noopener noreferrer nofollow" href="https://iptop.www.gztjhr.cn/list?keyword=%E5%8C%97%E4%BA%AC%E6%97%B6%E4%BB%A3%E6%B0%91%E8%8A%AF%E7%A7%91%E6%8A%80%E6%9C%89%E9%99%90%E5%85%AC%E5%8F%B8%3B%E5%8C%97%E4%BA%AC%E5%BE%AE%E7%94%B5%E5%AD%90%E6%8A%80%E6%9C%AF%E7%A0%94%E7%A9%B6%E6%89%80&temp=1">北京時代民芯科技有限公司;北京微電子技術研究所,其通訊地址為:100076 北京市豐臺區(qū)東高地四營門北路2號;或者聯(lián)系龍圖騰網(wǎng)官方客服,聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。
1、本報告根據(jù)公開、合法渠道獲得相關數(shù)據(jù)和信息,力求客觀、公正,但并不保證數(shù)據(jù)的最終完整性和準確性。
2、報告中的分析和結(jié)論僅反映本公司于發(fā)布本報告當日的職業(yè)理解,僅供參考使用,不能作為本公司承擔任何法律責任的依據(jù)或者憑證。