買專利賣專利找龍圖騰，真高效！ 查專利查商標用IPTOP,全免費！專利年費監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)獲悉北京歐錸德微電子技術有限公司申請的專利檢測方法、電路、電源及電子設備獲國家發(fā)明授權專利權，本發(fā)明授權專利權由國家知識產(chǎn)權局授予，授權公告號為：CN114035101B 。

龍圖騰網(wǎng)通過國家知識產(chǎn)權局官網(wǎng)在2025-08-22發(fā)布的發(fā)明授權授權公告中獲悉：該發(fā)明授權的專利申請?zhí)?專利號為：202111522491.2，技術領域涉及：G01R31/40；該發(fā)明授權檢測方法、電路、電源及電子設備是由李茂旭設計研發(fā)完成，并于2021-12-13向國家知識產(chǎn)權局提交的專利申請。

本檢測方法、電路、電源及電子設備在說明書摘要公布了：本公開涉及一種檢測方法、電路、電源及電子設備，所述電路用于檢測電源驅動電路的輸出節(jié)點與電感的連接狀態(tài)，所述電路包括第一檢測模塊、第二檢測模塊及狀態(tài)確定模塊，其中：所述第一檢測模塊及所述第二檢測模塊，分別用于檢測所述輸出節(jié)點與電感、地、電源電壓連接或所述輸出節(jié)點浮空，根據(jù)檢測結果，分別輸出第一信號及第二信號；所述狀態(tài)確定模塊，用于根據(jù)所述第一信號及所述第二信號確定所述輸出節(jié)點與所述電感的連接狀態(tài)。本公開實施例可以實現(xiàn)電源驅動電路的輸出節(jié)點的連接狀態(tài)的快速準確地確定，可以實現(xiàn)電源驅動電路的輸出節(jié)點與電感的連接狀態(tài)的快速準確地確定，以實現(xiàn)電源供給的高效控制，提高電源供給效率，并降低功耗。

本發(fā)明授權檢測方法、電路、電源及電子設備在權利要求書中公布了：1.一種檢測電路，其特征在于，所述電路用于檢測電源驅動電路的輸出節(jié)點與電感的連接狀態(tài)，所述電路包括第一檢測模塊、第二檢測模塊及狀態(tài)確定模塊，其中： 所述第一檢測模塊及所述第二檢測模塊，均連接于所述輸出節(jié)點，分別用于檢測所述輸出節(jié)點與電感、地、電源電壓連接或所述輸出節(jié)點浮空，根據(jù)檢測結果，分別輸出第一信號及第二信號； 所述狀態(tài)確定模塊，連接于所述第一檢測模塊及所述第二檢測模塊，用于根據(jù)所述第一信號及所述第二信號確定所述輸出節(jié)點與所述電感的連接狀態(tài)， 所述第一檢測模塊包括第一非邏輯電路、奇數(shù)個第二非邏輯電路、第一計時電路、第一或邏輯電路、第一PMOS晶體管、第一電阻、第二電阻、第一電容、第一施密特觸發(fā)電路及第一鎖存電路， 所述第一非邏輯電路的輸入端接收使能信號，所述第一非邏輯電路的輸出端連接于所述第一計時電路的復位端、所述第一鎖存電路的復位端及所述第一或邏輯電路的第一輸入端， 所述第一計時電路的時鐘信號端用于接收時鐘信號，所述第一計時電路的輸出端連接于所述第一或邏輯電路的第二輸入端及所述第一鎖存電路的鎖存控制端， 所述第一或邏輯電路的輸出端連接于所述第一PMOS晶體管的控制端， 所述第一PMOS晶體管的源極用于接收電源電壓，所述第一PMOS晶體管的漏極連接于所述第一電阻的第一端， 所述第一電阻的第二端連接于所述輸出節(jié)點及所述第二電阻的第一端， 所述第二電阻的第二端連接于所述第一電容的第一端及所述第一施密特觸發(fā)電路的輸入端，所述第一電容的第二端接地， 所述第一施密特觸發(fā)電路的輸出端連接于所述第一鎖存電路的數(shù)據(jù)輸入端， 所述第一鎖存電路的鎖存輸出端連接于所述第二非邏輯電路的輸入端， 所述第二非邏輯電路的用于輸出所述第一信號， 所述第二檢測模塊包括第三非邏輯電路、第四非邏輯電路、偶數(shù)個第五非邏輯電路、第二計時電路、第二或邏輯電路、第二PMOS晶體管、第一NMOS晶體管、第三電阻、第四電阻、第二施密特觸發(fā)電路、第一延時電路、第一與邏輯電路、第二鎖存電路， 所述第三非邏輯電路的輸入端接收使能信號，所述第三非邏輯電路的輸出端連接于所述第二計時電路的復位端、所述第二鎖存電路的復位端及所述第二或邏輯電路的第一輸入端， 所述第二計時電路的時鐘信號端用于接收時鐘信號，所述第二計時電路的輸出端連接于所述第二或邏輯電路的第二輸入端及所述第四非邏輯電路的輸入端，所述第四非邏輯電路的輸出端連接于所述第二施密特觸發(fā)電路的使能端、所述第一與邏輯電路的第一輸入端， 所述第二或邏輯電路的第三輸入端連接于所述第二鎖存電路的輸出端及所述第五非邏輯電路的輸入端，所述第二或邏輯電路的輸出端連接于所述第二PMOS晶體管的控制端及所述第一NMOS晶體管的控制端， 所述第二PMOS晶體管的源極連接于所述第二鎖存電路的數(shù)據(jù)輸入端，用于接收電源電壓，所述第二PMOS晶體管的漏極連接于所述第三電阻的第一端， 所述第三電阻的第二端連接于所述輸出節(jié)點及所述第四電阻的第一端， 所述第四電阻的第二端連接于所述第一NMOS晶體管的漏極及所述第二施密特觸發(fā)電路的輸入端，所述第一NMOS晶體管的源極接地， 所述第二施密特觸發(fā)電路的輸出端連接于所述第一延時電路的輸入端， 所述第一延時電路的輸出端連接于所述第一與邏輯電路的第二輸入端， 所述第一與邏輯電路的輸出端連接于所述第二鎖存電路的鎖存控制端， 所述第五非邏輯電路的輸出端用于輸出所述第二信號。

如需購買、轉讓、實施、許可或投資類似專利技術，可聯(lián)系本專利的申請人或專利權人北京歐錸德微電子技術有限公司，其通訊地址為：100176 北京市大興區(qū)經(jīng)濟技術開發(fā)區(qū)榮京東街3號1幢8層1單元609；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。